address_cycle_table
如图，K9F1G08U0B 手册中的地址序列表格中列出了4个周期，并且将第1和第2周期表明为列地址（即页内地址），第3和第4周期标明为行地址（即页地址）。
但是我感觉手册中的这张图有错。对于128M的K9F1G08U0B，列地址应该是A0 ~ A10 共2048个地址，刚好是一页的大小。行地址应该是A11 ~ A26 共2的16次方即64KB，也就是芯片内的总页数。 A27只有在大于128MB的NAND Flash中才有可能取1。
所以，上图中的A11 应该放到 3rd Cycle 的 I/O 0 处，A12 ~ A18 依次后移， A19 则下移到 4th Cycle 中的 I/O 0 处， A20 ~ A26依次向后移一位。A27 则下移到第5周期。
在Tekkaman Ninja 移植的2010.03源码中也得到了印证：
cmd
不知道上述理解是否正确，如有错误，请各位指证。
